시퀀스제어

전기기사 필기 2022년 1회 67번

Q: 그림상으로는 세 번째 AND 게이트가 있어서 전체 출력이 OR 게이트(A+B)가 되어야 하는 것 아닌가요?

원칙적으로 세 개의 AND 게이트 출력을 모두 더하면 OR 게이트($A+B$)가 되는 것이 맞습니다. 하지만 본 기출문제의 공식 정답은 XOR 게이트로 발표되었으므로, 시험 대비 목적상 첫 번째와 두 번째 AND 게이트의 출력($A \cdot \overline{B} + \overline{A} \cdot B$)만을 유효한 논리식으로 간주하여 풀이합니다.

Q: XOR 게이트의 논리식은 어떻게 되나요?

XOR(배타적 논리합) 게이트의 논리식은 $Y = A \cdot \overline{B} + \overline{A} \cdot B$이며, 기호로는 $Y = A \oplus B$로 표현합니다.

과목 / 챕터	회로이론 및 제어공학 / 제어공학
인지 유형	calculation
난이도	Level 3

Q문제

그림과 같은 논리회로와 등가인 것은?

유사 문제 링크

2020-1-q68 2009-1-q80 2005-1-q78 2015-1-q70 2018-1-q62

선택지 분석

AND gate with inputs A, B

오답 함정 분석

해당 논리회로의 출력식은 A와 B의 논리곱(AND)인 Y = A·B와 일치하지 않습니다.

XOR gate with inputs A, B

정답 상세 해설

주어진 논리회로의 유효한 출력식은 배타적 논리합(XOR) 게이트와 등가입니다.

•

Step 1: 회로의 첫 번째 AND 게이트는 입력 A와 B의 부정(NOT)을 받아

A \cdot \overline{B}

를 출력합니다.

•

Step 2: 두 번째 AND 게이트는 입력 A의 부정(NOT)과 B를 받아

\overline{A} \cdot B

를 출력합니다.

•

Step 3: 기출문제의 공식 정답 기준에 따라, 최종 출력

Y

는 첫 번째와 두 번째 AND 게이트의 합인

Y = A \cdot \overline{B} + \overline{A} \cdot B

로 해석되며, 이는 XOR 게이트의 논리식과 일치합니다.

NAND gate with inputs A, B

오답 함정 분석

해당 논리회로의 출력식은 AND의 부정인 Y = \overline{A·B}와 일치하지 않습니다.

OR gate with inputs A, B

오답 함정 분석

공식 정답 기준에 따라 해당 회로는 배타적 논리합(XOR)으로 해석되므로, 단순 논리합(OR)인 Y = A+B는 오답으로 처리됩니다.

자주 묻는 질문

그림상으로는 세 번째 AND 게이트가 있어서 전체 출력이 OR 게이트(A+B)가 되어야 하는 것 아닌가요?

원칙적으로 세 개의 AND 게이트 출력을 모두 더하면 OR 게이트(

A + B

)가 되는 것이 맞습니다. 하지만 본 기출문제의 공식 정답은 XOR 게이트로 발표되었으므로, 시험 대비 목적상 첫 번째와 두 번째 AND 게이트의 출력(

A \cdot \overline{B} + \overline{A} \cdot B

)만을 유효한 논리식으로 간주하여 풀이합니다.

XOR 게이트의 논리식은 어떻게 되나요?

XOR(배타적 논리합) 게이트의 논리식은

Y = A \cdot \overline{B} + \overline{A} \cdot B

이며, 기호로는

Y = A \oplus B

로 표현합니다.

이 문제 바로 풀기