자동제어계의 요소 및 구성

전기기사 필기 2003년 1회 66번

과목 / 챕터회로이론 및 제어공학 / 제어공학
인지 유형calculation
난이도Level 3
Q문제
66. 그림과 같이 이득이 A인 연산 증폭기 회로에서 출력 전압 을 나타낸 것은? (단, 는 입력 신호전압이다.)
문제 도표

선택지 분석

1

오답 함정 분석

입력 저항이 3개 병렬로 연결되어 있다고 착각하여 분모에 3을 곱한 오답입니다.
2

오답 함정 분석

반전 증폭기의 부호(-)를 누락하고, 입력 저항의 개수를 분모에 곱한 오답입니다.

정답 상세 해설

주어진 회로는 여러 개의 입력 전압을 더하여 반전 증폭하는 반전 가산기(Inverting Summer) 회로입니다.
Step 1: 이상적인 연산 증폭기의 특성에 의해 비반전 단자(+)가 접지(0V)되어 있으므로, 반전 단자(-)도 가상 접지 상태가 되어 전압이 0V가 됩니다.
Step 2: 반전 단자(-)에서 키르히호프의 전류 법칙(KCL)을 적용하면, 각 입력 저항을 통해 들어오는 전류의 합은 피드백 저항을 통해 나가는 전류와 같습니다. 즉, 입니다.
Step 3: 옴의 법칙을 적용하여 전류를 전압과 저항의 수식으로 변환하면 가 됩니다.
Step 4: 위 수식을 출력 전압 에 대하여 정리하면 가 도출됩니다.
4

오답 함정 분석

반전 증폭기 회로임에도 불구하고 출력 전압의 부호(-)를 누락한 오답입니다.

자주 묻는 질문

Q.
반전 가산기에서 출력 전압에 마이너스(-) 부호가 붙는 이유는 무엇인가요?
입력 신호가 연산 증폭기의 반전 입력 단자(-)에 인가되기 때문입니다. 이로 인해 출력 신호는 입력 신호와 180도의 위상차를 가지게 되어 수식에 마이너스 부호가 붙습니다.
Q.
가상 접지(Virtual Ground)란 무엇인가요?
이상적인 연산 증폭기에서 비반전 단자(+)가 접지되어 있을 때, 반전 단자(-)의 전압도 0V가 되는 현상을 말합니다. 두 입력 단자 간의 전압 차이가 0이 되려는 특성 때문에 발생합니다.
전기기사 필기 2003년 1회 66번 문제 및 상세 풀이 | 패스루프