시퀀스제어

전기기사 필기 2007년 2회 71번

Q: 드모르간의 정리는 어떻게 적용되나요?

드모르간의 정리에 따라 논리곱의 부정은 각 입력의 부정의 논리합과 같고($\overline{A \cdot B} = \overline{A} + \overline{B}$), 논리합의 부정은 각 입력의 부정의 논리곱과 같습니다($\overline{A + B} = \overline{A} \cdot \overline{B}$).

과목 / 챕터	회로이론 및 제어공학 / 제어공학
인지 유형	calculation
난이도	Level 2

Q문제

그림과 같은 회로의 출력

Z

는 어떻게 표현되는가?

유사 문제 링크

2016-2-q62 2016-2-q67 2011-2-q62 2011-2-q67 2018-2-q64

선택지 분석

\overline{A} + \overline{B} + \overline{C} + \overline{D} + \overline{E} + \overline{F}

오답 함정 분석

모든 입력의 부정(NOT)을 더한 논리식으로, 주어진 논리회로의 게이트 구성과 일치하지 않습니다.

A + B + C + D + E + \overline{F}

오답 함정 분석

입력 A부터 E까지의 논리합(OR)을 나타내며, 회로의 AND 및 NAND 게이트 구성을 반영하지 않았습니다.

A B C D E + F

오답 함정 분석

마지막 NAND 게이트에서 입력 F가 반전되어야 하지만, 반전되지 않은 F를 더하여 잘못된 결과를 도출했습니다.

A B C D E + \overline{F}

정답 상세 해설

주어진 논리회로의 출력 Z는 각 게이트의 논리 연산을 순차적으로 적용하고 드모르간의 정리를 이용하여 도출할 수 있습니다.

•

Step 1: 첫 번째 단의 게이트 출력을 구합니다. A와 B의 AND 게이트 출력은

A B

입니다. D와 E의 NAND 게이트 출력은

\overline{D E}

입니다.

•

Step 2: 두 번째 단의 게이트 출력을 구합니다. 앞서 구한

A B

와 C의 NAND 게이트 출력은

\overline{A B C}

입니다.

•

Step 3: 세 번째 단의 OR 게이트 출력을 구합니다.

\overline{A B C}

와

\overline{D E}

의 OR 연산 결과는

\overline{A B C} + \overline{D E}

입니다.

•

Step 4: 마지막 NAND 게이트의 출력 Z를 구합니다. 앞선 OR 게이트의 출력과 F의 NAND 연산이므로

Z = \overline{(\overline{A B C} + \overline{D E}) \cdot F}

가 됩니다.

•

Step 5: 드모르간의 정리를 적용하여 식을 간소화합니다.

Z = \overline{(\overline{A B C} + \overline{D E})} + \overline{F} = (\overline{\overline{A B C}} \cdot \overline{\overline{D E}}) + \overline{F} = A B C D E + \overline{F}

가 됩니다.

자주 묻는 질문

드모르간의 정리는 어떻게 적용되나요?

드모르간의 정리에 따라 논리곱의 부정은 각 입력의 부정의 논리합과 같고(

\overline{A \cdot B} = \overline{A} + \overline{B}

), 논리합의 부정은 각 입력의 부정의 논리곱과 같습니다(

\overline{A + B} = \overline{A} \cdot \overline{B}

NAND 게이트의 논리식은 어떻게 되나요?

NAND 게이트는 AND 게이트의 출력에 NOT 게이트를 연결한 것과 같으므로, 입력 A와 B에 대한 NAND 게이트의 출력은

\overline{A \cdot B}

입니다.

이 문제 바로 풀기